一、定义和控制步骤

直接存储器存取（DMA）方式

■ 在DMA方式中，引入了一个**独立的硬件模块**，即**DMA控制器DMAC**。

□ 在进行大数据块传输时，DMAC会临时向CPU“借用”总线的控制权，之后由DMAC直接控制数据在I/O设备与主存（内存）之间流动，不再经过CPU的寄存器。

■ DMA方式的传输过程：

① CPU访问DMAC接口以设置DMA传输参数（如主存地址、数据块长度、传输方向等）。

② CPU向I/O设备的I/O接口发送命令和参数来启动I/O设备。

③ 传输过程中CPU可以继续执行其他程序。


④ I/O设备需要进行DMA操作时，由DMAC向CPU申请总线控制权用于数据传输。

⑤ 一个数据块传输结束后，DMAC会通过中断方式请求CPU对数据缓冲区和DMAC进行后续处理。

DMA是计算机系统中一种重要的性能优化技术，它通过硬件接管数据传输任务，解决了I/O操作中CPU开销过大的瓶颈问题。它使得CPU从繁重的数据搬运工作中解脱出来，更加专注于计算任务，是现代计算机能够高效处理大量I/O操作（如视频播放、文件读写、网络通信）的关键基础之一。


二、DMA控制器的结构

DMA控制器



- 图中所示的DMAC称为第三方DMA，即I/O设备与主存之间的数据交互需要通过第三方DMAC进行控制。
  - 当DMAC上连接的I/O设备过多时，第三方DMAC会成为性能瓶颈。
- 现代总线技术一般都支持总线主控技术，I/O设备也可以充当主设备获得总线控制权。
  - 因此，DMAC逐渐被集成到I/O接口中，为专属设备提供DMA服务，这种DMAC称为第一方DMA。

三、DMA控制的流程图



三列（CPU / DMAC / I/O设备）代表三方参与者，左侧竖排三个阶段（预处理、DMA传输、结束）代表时间线。一句话立意：**CPU只负责“头”（初始化）和“尾”（善后），中间的数据搬运完全由DMAC硬件接管**——这也是DMA（直接存储器存取）名字的由来

三阶段串讲（图的主线）

阶段① 预处理阶段（CPU执行，软件完成）

CPU干三件事：

1. **DMA初始化**：向DMAC写入三个参数——**主存起始地址、传送字数（块长）、传送方向。**这些参数落进DMAC内部的主存地址计数器、传送长度计数器、控制寄存器；
2. **启动I/O设备**：向设备发启动命令（图中“DMA读命令”，即通知设备开始准备数据）；
3. **挂起当前进程**：从操作系统视角，发起I/O的进程阻塞等待，CPU去调度其他进程运行

阶段② DMA传输阶段（无需CPU参与，硬件完成）

这是全图的核心，DMAC接管一切：

1. 设备“准备就绪”→ 向DMAC发 **DREQ**（设备请求DMA传送）；
2. DMAC向CPU发 **HOLD**，申请总线控制权；
3. CPU回 **HLDA**，让出总线（注意：此时CPU只是不访存了，仍可调度其他进程执行不需要访存的部分，图中“调度其他进程运行”）；
4. DMAC成为**总线主人**，行使类似CPU的职能：**主存地址→ABUS，MemWrite→CBUS，I/ORead→CBUS**——同时给主存“写命令”、给设备“读命令”，并回 **DACK** 通知设备；
5. 设备把数据放上 **DBUS，直达主存**——数据全程不经过CPU；
6. DMAC硬件自动**修改主存地址（+1）、修改传输计数（-1）**；
7. “传输结束？”判断：**否**→回到第4步传下一个字；**是**→进入结束阶段

阶段③ 结束阶段（CPU执行，软件完成）

1. DMAC发 **INTR**（中断请求）——**DMA结束时也要走一遍完整的中断流程**；

2. CPU响应DMA中断，执行**DMA中断服务程序**：校验数据是否正确、判断是否需要继续传送下一块、**唤醒挂起的进程**；
3. 返回主程序

信号线配对辨析（高频易混）

信号	谁发给谁	含义
DREQ / DACK	设备 ↔ DMAC	设备申请DMA传送，DMAC应答
HOLD / HLDA	DMAC ↔ CPU	DMAC申请总线使用权，CPU让出总线
INTR	DMAC → CPU	整块传完，请CPU来善后
记忆口诀：**“设备找DMAC（DREQ/DACK），DMAC找CPU（HOLD/HLDA），传完叫CPU（INTR）”**——三级接力，别把HOLD和DREQ搞混		
### 易错点清单（本图扣分重灾区）		
- **易错1：“DMA方式不需要CPU参与”。** 错。只有**数据传送阶段**不需要CPU，**预处理（初始化）和结束（中断善后）都需要CPU执行程序。**准确说法是“数据传送不经过CPU”，而非“全程无CPU”		
- **易错2：混淆DMA与中断的响应时机。** 程序中断必须等**一条指令执行完**；DMA请求在**一个存取周期（机器周期）结束**后即可响应——它可以插进指令周期的中间。这是“DMA优先级更高”在时序上的体现		
- **易错3：认为DMA方式没有中断。** 错。图中的INTR就是DMA中断——每个数据块传完后DMAC主动申请一次中断，让CPU做善后。区别在于中断频率：程序中断逐字中断，DMA整块只中断一次		
- **易错4：以为数据要经过DMAC的寄存器中转给CPU。** 数据通路是**设备→DBUS→主存**，不经过CPU的任何寄存器。DMAC只提供地址（ABUS）和控制信号（CBUS），数据自己走数据总线		
- **易错5：认为修改地址和计数是CPU/软件做的。** 是**DMAC硬件自动完成**的——这正是DMA“硬件搬运”的本质，软件从头到尾没碰过数据		
- **易错6：认为DMA期间CPU完全停机。** 只在“停止CPU访问”方式下成立。周期挪用时CPU只是让出个别存取周期，其余时间照常执行程序；即使不访存的部分（如缓存命中的指令）也可继续运行		
- **易错7：DMA读/写的命名陷阱。** 唐朔飞教材与408按**主存角度**命名：**DMA读=主存→设备，DMA写=设备→主存。**而本图标注的“DMA读命令”是从设备角度（读设备入主存，对应主存角度的“DMA写”——注意图里发给主存的是MemWrite）**。记数据流向比背名词可靠**，读题时先确认主存是收还是发		
- **易错8：DMAC组成部件的选择题。** DMAC内部包含：主存地址计数器、传送长度计数器、数据缓冲寄存器、DMA请求触发器、控制/状态逻辑、中断机构。**PC、PSW、通用寄存器属于CPU，不属于DMAC**——选择题常混入干扰		
一句话收束：**预处理CPU交钥匙（地址/长度/方向），传输DMAC当司机（申请总线、直达主存、自动改指针），结束CPU来收尾（一次中断、校验唤醒）**——DMA的全部价值		

信号	谁发给谁	含义
就是把“逐字打断CPU”变成“整块不打扰CPU”，而它自己本质上就是一个会抢总线、会计数的简化版CPU		

四、解决DMA与CPU争用主存的方式

4.1 DMA独占访问



4.2 交替访问



4.3 周期挪用


解决DMAC与CPU争用主存的三种常用方式

DMA独占访问

交替访问

周期挪用

- 仅在DMAC需要传送数据的那个具体时刻，“挪用”（“借用”）一个存储周期（而不是长时间独占总线）传送1个数据（机器字），之后交还总线控制权给CPU。
  - 若CPU在DMAC挪用的周期内恰好不需要访问主存，则此次挪用对CPU的执行没有性能影响。
  - 若CPU在DMAC挪用的周期内也要访问主存，即发生访存冲突，则DMAC优先进行访存。这会导致CPU的当前访存操作被延迟一个周期，但这是最小化的性能牺牲。
- “挪用”操作可能（可以）发生在CPU指令周期中任何一个机器周期结束时。
- 由于DMA操作不会修改CPU的任何寄存器或程序状态，因此不存在传统程序中断需要保存和恢复现场的开销，切换效率高。



- 短时、动态、按序借用总线周期。
- 最大化CPU与I/O的并行工作能力。
- 在确保DMA传输效率的同时，将对CPU运行的干扰降至最低。
- 实际应用中最主流的DMA传送方式。

五.DMA方式与中断驱动方式的对比

DMA方式与中断驱动方式的对比

对比维度	中断驱动方式	DMA方式
请求-应答机制	请求的是CPU时间。 响应时机在指令周期结束时刻。	请求的是总线控制权。 响应时间在一个总线事务完成后。
数据传送实现方式	通过CPU执行程序实现数据传送。 需要保护和恢复程序执行现场，影响系统性能。	通过额外的硬件（DMAC）实现数据传送。 不改变CPU现场，不影响系统性能。
主要应用	处理各种随机事件。	大量、高速的数据传输。

- DMA方式是中断驱动方式的进一步发展：
  - 在数据传输的核心阶段（数据块传送），通过DMAC接管总线控制权来“解放”CPU的参与，从而实现了更高的效率。
  - 但在传输的开始阶段，仍需要CPU参与设置DMA参数；在结束阶段，DMAC会通过DMA中断请求通知CPU。